AMD Spartan™ UltraScale+™ アーキテクチャ: 構成

2025.2


AMD
together we advance_

目標

このモジュールを修了すると、次のことができるようになります。

目的 01

AMD Spartan™ UltraScale+ ™ デバイスの構成プロセスを説明する



© 2026 Advanced Micro Devices, Inc.

AMD
together we advance_

構成の基礎

AMD FPGA: 柔軟性に優れたユーザー プログラマブル ロジック デバイス

構成 = FPGA への設計データのロード

アプリケーションのニーズとコストに合わせた柔軟なオプション

外部不揮発性メモリから自己構成可能、または外部ホスト/コントローラーでプログラム可能

Sリアルタイムまたはパラレル データ パス

内部ロジックで独自の構成を管理可能

完全な再プログラミングまたは部分的な再構成

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ FPGA: 構成概要

最適化されたプラットフォーム管理コントローラー (PMC) による構成ロジックの強化

- **PMC** は、デバイス構成を管理し、セキュリティ メカニズムを適用します

FPGA は、**プログラマブル デバイス イメージ (PDI)** ファイルを使用して構成されます

- **PDI** は、以前の FPGA ファミリの従来のビットストリーム形式に置き換わります

構成プロセスは、 PMC によって実行される **BootROM から始まります**

- **BootROM** は PDI をデバイスにロードします
- PDI は専用**のコンフィギュレーション ピン**を介して提供され、複数のコンフィギュレーション モードをサポートします

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

構成エンジン – プラットフォーム管理コントローラー

PMC の役割: デバイスの起動、構成、セキュリティを管理

PMC コンポーネント

- 構成コントローラー
- コンフィギュレーション モード プロトコル用の I/O インターフェイス
- 暗号化機能用セキュリティモジュール
- プログラマブル ロジック データ管理用のコンフィギュレーション コントロール ユニット (CCU)

構成プロセス

- 電源投入後に BootROM ファームウェアとプラットフォーム ローダー マネージャー (PLM) が実行
- **ブートROM:**
  - コンフィギュレーションモードの読み取りとレジスタの設定
  - PDI ブート ヘッダー署名を検証します。
  - PLM のロードと起動
- **PLM:**
  - 設定モード/ユーザーレジスタの設定
  - PDI をセキュアまたは非セキュアにロード
  - 完全および部分的な構成に対応

PMC クロッキング

- 電源投入時の内部クロック ($F_{OSC_CORE_CLK}$) アクティブ
- BootROM は以下を初期化します。
  - PMC制御クロック($F_{PMC_IRO_CLK}$)、255MHz
  - 構成制御ユニットのクロック($F_{CCU_IRO_CLK}$)、127MHz
- マスターSPIモード用に21MHzのSPI/OSPIコンフィギュレーション・クロック(CCLK)

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

プログラマブル デバイス イメージ (PDI) の概要

プログラマブル デバイス イメージ (PDI)

- 新しい AMD FPGA ファミリで導入された最新の構成形式
- 複数のパーティション (構成データ、ファームウェア、メタデータ、セキュリティ ヘッダー) をサポートするコンテナー化された形式
- **PMC によって処理され、次のような多相ブートが実行されます。**
  - 検証
  - 復号化
  - フォールバック
- 堅牢性、安全性、柔軟性

ビットストリーム

- UltraScale™やUltraScale+™デバイスなどの以前のデバイスで使用されていました
- プログラマブル ロジックの設定データのみを含むフラット バイナリ ファイル
- **処理:**
  - ロジックに直接ロード (JTAG または SelectMAP 経由)
  - 高度なブート/セキュリティの欠如

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PDI フォーマット

AMD Spartan™ UltraScale+ ™ FPGA は、起動と構成に PDI 形式を使用します。一般的な PDI には次のものが含まれます。

1. **ブート ヘッダー:**
   初期処理に必須
2. **PLM:**
   .elf ファームウェアはブートプロセスを管理します
3. **PL 構成:**
   .rcdo ファイル:ビットストリームデータと同等

- PDI サイズは圧縮およびセキュリティ機能によって異なります
- 完全な非圧縮画像用にスペースを確保する必要があります
- 暗号化と認証によって画像サイズが大きくなる


- オフチップに保存された構成データは、不正アクセスや改ざんに対して脆弱です
- 認証により、ロード前に PDI の信頼性と整合性が保証されます
- AES-256 暗号化により不正アクセスを防止

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PDI フォーマット


起動および設定用に AMD Vivado™ Design Suite を使用して生成

PUF なしの PDI



- ブート ヘッダー
- PLM (.elf)
- PL 設定 (.rcdo)
- 整合性チェック用のハッシュ ブロック

PUF 機能付き PDI



- PUF ヘルパー データ (デバイスごとに一意)
- 公開鍵 (SPK/PPK)
- 別の PDI に格納

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

構成シーケンス – 3 つの主要なフェーズ

フェーズ 1:
電源投入とリセット
(PMC ハードウェア)

- 有効電力を検出
- 設定を開始する PROGRAM_B をリリースします。
- モード ピン (M[2:0]) をサンプリングして、コンフィギュレーション インターフェイスを決定し、レジスタをクリアします。
- 暗号化ハッシュ チェックを実行して整合性を確保

フェーズ 2:
初期化と PLM の読み込み
(ブートROM)

- PDI 構造を検証します。
- モード レジスタから構成モード設定を読み取ります。
- PLM ファームウェアを PMC RAM にロード
- プライマリイメージが無効な場合、フォールバックメカニズムはバックアップイメージを検索します

フェーズ 3:
PL 画像処理および構成
(PLM)

- PDI の解析と処理
- PL への完全または一部の構成を実行
- PL の起動を確実に
- DONEピンをアサートして、設定と準備が成功したことを示します。

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

設定インターフェイス

M[2:0]端子でモードを選択

M[2:0] ピン値は安定している必要がありますが、デアサーション時に PROGRAM_B の設定プロセスを開始する前に

PMCは、フェーズ1の電源投入時にM[2:0]ピンをサンプリングします

選択したモードは電源投入時にキャプチャされ、初期化まで維持されます

AMD Spartan™ UltraScale+ ™ FPGA には 5 つの構成モードがあります

番号	構成モード	M[2:0]	説明
1	JTAG	101	JTAGケーブルを介した直接プログラミングとデバッグに使用
2	マスター SPI_24	001	FPGA は、外部 SPI NOR フラッシュから自己構成し、マスターとして機能して構成を読み取り、24 ビット (最大 128 Mb) または 32 ビット (128 Mb 以上) のアドレス指定をサポートします
	マスター SPI_32	010	
3	マスター OSPI	011	外部オクタル SPI 8 ビット幅バスを使用して高速コンフィギュレーションを実現
4	スレーブ SelectMAP	110	外部プロセッサによる FPGA の並列構成 (8/16/32 ビット)
5	スレーブシリアル	111	外部ソースは、一度に 1 ビットずつ設定を直列に送信します

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

JTAG 設定モード

境界スキャン テストおよびデバイス プログラミング向けの IEEE 1149.1/1149.6 (ACJTAG) サポート

必須ピン 4 個

- テスト データ入力 (TDI)
- テスト データ出力 (TDO)
- テストモード選択 (TMS)
- テストクロック (TCK)

単一デバイス構成

- AMD Vivado™ Design Suite は、ダウンロード ケーブルを介して PDI を配信し、JTAG を介して構成を自動化します
- Vivado Design Suite ハードウェア マネージャーは、有効な AMD デバイスをチェックし、構成ビットを管理します

JTAG バウンダリ スキャン テスト

- コンフィギュレーションモードM[2:0]ピンをJTAGモード(101)に設定する必要があります
- PCB設計では、テストモードとプライマリコンフィギュレーションモードの間でM[2:0]の変更が可能である必要があります
- JTAG コンフィギュレーション モードでは、デバイスは境界スキャン テスト用に設定されていないままです

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

JTAG 設定モード

JTAGは、境界スキャ…にIEEE 1149.1/1149.6(ACJTA…

TDOピンは、すべてのJTAG命令およびデータレジスタのシリアル出力です

TCKピンはJTAGテストクロック

テスト データ入力 (TDI)

テスト データ出力 (TDO)

テストモード選択 (TMS)

テストクロック (TCK)

TDIピンは、すべてのJTAG命令およびデータ・レジスタへのシリアル入力です

TMSピンは、TCKの立ち上がりエッジで変化するTAPコントローラを介して状態のシーケンスを決定します


- AMD Vivado™ Design Suite は、ダウンロードケーブルを介して PDI を配信し、JTAG を介して構成を自動化します
- Vivado Design Suite ハードウェア マネージャーは、有効な AMD デバイスをチェックし、構成ビットを管理します

…ュレーション…設定する必要があります

- PCB設計では、テストモードとプライマリコンフィギュレーションモードの間でM[2:0]の変更が可能である必要があります
- JTAG コンフィギュレーション モードでは、デバイスは境界スキャン テスト用に設定されていないままです

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


マスター SPI コンフィギュレーション モード



- PDIストレージに低ピン数の業界標準SPI NORフラッシュデバイスを使用
- NORフラッシュのSPIインターフェースに直接接続
- 複数のデータバス幅をサポート: 1 ビット (x1)、2 ビット (x2)、および 4 ビット (x4)
- 内部コンフィギュレーション ロジックにより、最も広いバス幅を自動的に検出して選択
- マスターSPI、2ビットおよび4ビットモードは、1ビットよりも比例して高速
- 24ビット(SPI_24)または32ビット(SPI_32)アドレス指定モード
- SPI_32 は 128 Mb を超えるフラッシュ サイズに対応

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

マスター OSPI コンフィギュレーション モード



- PDI ストレージ用の一部のオクタル SPI NOR フラッシュ デバイスを使用
- データ、クロック、データストロボ、リセット、チップ選択信号への直接接続
- 8ビットのデータバス幅により、小型のSPIモードよりもコンフィギュレーション時間が短縮

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


マスター OSPI コンフィギュレーション モード

構成モード	データ幅	読み取りモード	コマンドモード(hex)	ダミーサイクル	
OSPI	1	読む	03	-	基本的な読み取りコマンド (03h) が見つからない場合は試行しました 03
OSPI	1	読み取り (4 バイト)	13	-	BootROM は有効なヘッダーを検索します。代替へのフォールバックの試行 (13 時間) 02
OSPI	8	オクタル出力高速読み取り (4バイト)	7C	8	デフォルトの 4 バイト (32 ビット) アドレスで開始構成 オクタル出力 高速読み取りコマンドコード (7Ch) 01

3 つのコマンドを実行しても失敗した場合、BootROM は MultiBoot レジスタの読み取りアドレスオフセットを 32 KB 増やし、再試行します

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

スレーブ SelectMAP コンフィギュレーション モード




- 8ビット、16ビット、または32ビットのデータバスインターフェース
- 外部プロセッサまたはコントローラーがデータ、クロック、制御信号 (読み取り/書き込み、チップ選択) を駆動
- BUSY 信号を監視し、構成開始とフロー制御を実現
- SelectMAPバスを介して構成された1つ以上のデバイス
- バス幅は内部コンフィギュレーション ロジックによって自動的に検出されます
- BUSY ピン付属 (Spartan™ UltraScale+ ™ デバイス専用)
- BUSYピンはどの段階でもアサートされます。アサートされている場合は、デアサートによってデータの読み込みを一時停止する必要がありますCSI_B

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

スレーブ シリアル コンフィギュレーション モード

CCLK サイクルごとに 1つのコンフィギュレーション ビットをロードすることによって構成される FPGA:CCLK はこのモードでの入力です



2つの追加シグナル

1

READY シグナル

ホストによって監視されている必要があります。アサートされると、FPGA はデータに対して準備ができています。

2

チップ選択 (CS_B) 信号

アクティブ ローであり、データを送信する前にアサート (CS_B=0) する必要があります

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

設計上の考慮事項

効率的なシステム設計には、最適な構成モードを選択することが重要です。

構成モードは、次のものに影響を与える可能性があります。



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

設計上の考慮事項

推奨される設計フローと構成要素

01 システムの特性に基づいて、設計サイクルの早い段階で最適な構成モードを決定

02 JTAGをデバッグ専用の追加モードとして活用

03 競合を防ぐために、コンフィギュレーション時に使用する多機能ピンを計画する

04 PCBレイアウト中の主要信号の高品質なシグナルインテグリティを確保

05 電源投入時間を含め、構成時間を短縮するために、構成シーケンスのあらゆる側面を考慮する

06 最新の AMD ツールを使用して、正しいデバイス バージョンをターゲットに構成 PDI を生成


詳細については、『*Spartan™ UltraScale+ ™ FPGAs Configuration User Guide*』(UG860)の「Design Considerations」セクションおよび『*UltraScale™ Architecture PCB Design User Guide*』(UG533)の「PCB Design」セクションを参照してください。

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

エラー管理

エラー アグリゲーター モジュール (EAM): ユーザーが指定されたエラー条件に応答できるようにします。

エラーを集計し、次の 3 つの主な応答を提供します。



01 INIT_Bピンをローにアサートする

02 システム・リセット (SRST) の発行


03 セキュア・ロックダウン (SLD) 状態に入る割り込みの発行

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

エラー管理

エラー アグリゲーター モジュール (EAM) - ユーザーが指定したエラー条件に応答できるようにします

エラーを集計し、次の 3 つ



エラー条件の例

- タイムアウト
- AXI
- eFUSE
- 電圧供給
- 温度
- PMC ECC
- PL
- JTAG トグル
- 不正操作

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

設定デバッグ

PDI オプション

物理ステータス ピン

JTAG レジスタ

基本的なチェック

- PDI プロパティとフラッシュ プログラミング ファイル オプションが正しく実装されていることを確認します
- Tcl コマンド `report_property -all [current_design]` を使用して、PDI オプションを確認します
- PDI 生成中にすべての DRC 警告を確認して訂正します。

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

設定デバッグ

- PDI オプション
- 物理ステータス ピン
- JTAG レジスタ
- 基本的なチェック

- ボード上の物理的なステータス ピンにアクセスできるようにすることをお勧めします

最も重要な 2 つのピン:

INIT_B	完了
• Low から High への上昇は、電源投入後の初期化の完了を示します • 後で落ちる場合は、CRC エラーを示している可能性があります	• デバイスの構成が成功したことを示す

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

設定デバッグ

PDI オプション

物理ステータス ピン

JTAG レジスタ

基本的なチェック

- JTAGインタフェースを介してアクセス可能な主要なステータス・レジスタは、貴重なデバッグ・データを提供します
- レジスタには次のものが含まれます。
  - ID コード
  - JTAG_STATUS
  - ERROR_STATUS
  - FW_STATUS

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

設定デバッグ

- PDI オプション
- 物理ステータス ピン
- JTAG レジスタ
- **基本的なチェック**

- PDI 形式のブート ヘッダーに正しい署名パターン (XLNX) が含まれていることを確認します
- 別のモード (JTAG など) または正常な PDI イメージを使用して設定を試みます
- 高速構成の場合は、クロック周波数の設定を低くしてみてください
- デフォルト以外の構成 PDI オプションの数を減らす
- 宛先デバイスでデータが正しく受信されていることを確認します
- 最新バージョンの AMD ツールを使用していることを確認する

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

AMD UltraScale/UltraScale+ FPGA と Spartan UltraScale+ FPGA の相違点

機能/アスペクト	UltraScale™/UltraScale+ FPGA	Spartan™ UltraScale+ ™ FPGA
プライマリ構成マネージャー	専用のコンフィギュレーション エンジンと ICAP	プラットフォーム管理コントローラー (PMC)
構成形式	ビットストリーム (.bit)	プログラマブル デバイス イメージ (.pdi)
標準モード	JTAG、マスター/スレーブ SelectMAP、マスター/スレーブ シリアル、PCIe® (バリアント)	JTAG、マスターSPI(x1、x2、x4)、マスターOSPI、スレーブSelectMAP、およびスレーブシリアル
フォールバックメカニズム	ゴールデン イメージが保存されているアドレス 0x00000000にジャンプします。	BootROM は自動的に次の 32 KB アドレスにジャンプし、署名の検索を試みます
セキュリティ	オプションの暗号化/認証 (多くの場合、手動/外部制御)	組み込みのセキュア ブート機能、ハードウェアの信頼のルート、PMC による自動 PDI 検証
再構成	通常、ICAP または PCAP 経由で。手動セットアップが必要な場合があります	PMC 管理動的再構成 (より簡単なセットアップ)
アプリケーションへの適合性	汎用 FPGA アプリケーション	エッジでの管理とセキュリティ機能が強化されているため、最新のセキュリティと柔軟なアプリケーションにより適しています

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q Spartan™ UltraScale+ ™ FPGA におけるプラットフォーム管理コントローラー (PMC) の主な役割は何ですか。

- ○ 複雑なアルゴリズム計算を実行するには
- ○ デバイスの構成とセキュリティ機能を処理するには
- ○ ユーザー アプリケーションの汎用プロセッサとして機能するため
- ○ 外部メモリ インターフェイスのみを管理するには

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q Spartan™ UltraScale+ ™ FPGA のコンフィギュレーション シーケンスにおける主要なフェーズの正しい順序は何ですか?

- フェーズ 1: BootROM、フェーズ 2: PMC ハードウェア、フェーズ 3: PLM
- フェーズ 1: PLM、フェーズ 2: BootROM、フェーズ 3: PMC ハードウェア
- フェーズ 1: PMC ハードウェア、フェーズ 2: BootROM、フェーズ 3: PLM
- フェーズ 1: BootROM、フェーズ 2: PLM、フェーズ 3: PMC ハードウェア

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

まとめ

01 Spartan™ UltraScale+ ™ FPGA は、プラットフォーム管理コントローラー (PMC) とプログラマブル デバイス イメージ (PDI) によって駆動される新しい構成アーキテクチャを採用しています

02 デバイス構成は、PMC の BootROM とプラットフォーム ローダー マネージャー (PLM) によって管理される明確な 3 段階の順序に従います

03 PDIは包括的なプログラミングファイルで、セキュリティが強化され、JTAG、SPI、SelectMAPなどのさまざまな構成モードでロードされます

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

免責条項および権利帰属

ここに記載されている情報は、情報提供のみを目的としており、事前通知なしで変更される場合があります。この資料の作成時には確認を重ねているものの、技術的な誤りや欠落、誤記などが含まれる可能性があり、AMD は当該情報の更新または修正の義務を負いません。Advanced Micro Devices, Inc. は、この資料の内容の正確性または完全性に関していかなる表明または保証も行わず、ここに記載される AMD ハードウェア、ソフトウェア、その他の製品の操作または使用に関して、非侵害、商品性、特定の目的への適合性の黙示的な保証を含め、いかなる種類の責任も一切負わないものとします。この資料は、黙示的あるいは禁反言で生じるものを含め、いかなる知的財産権へのライセンス付与を行うものではありません。AMD 製品の購入または使用に適用される条件および制限は、当事者間で締結された契約または AMD 標準売買条件に規定されているとおりです。GD-18。

©2026 Advanced Micro Devices, Inc.All rights reserved.AMD、AMD Arrow ロゴ、Artix、Kintex、Spartan、UltraScale、UltraScale+、Versal、Virtex、Vivado、Zynq およびその組み合わせは、Advanced Micro Devices, Inc. の商標です。本ドキュメントに使用されるその他の商品名は情報提供のみを目的としており、各所有者の商標である可能性があります。一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。

© 2026 Advanced Micro Devices, Inc.


AMD